• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體封裝結構，包括基板單元、晶片、金屬導體、封膠體及遮罩層。該基板單元包括複數接地連接部並設有連接該接地連接部的通孔，該通孔內塗布導電膜以使該接地連接部接地。該晶片固定並電性連接於該基板單元，該接地連接部位於該晶片的周圍。該金屬導體固定於該接地連接部並包圍該晶片，以實現接地。該封膠體封裝該晶片並部分封裝該金屬導體。該遮罩層覆蓋於該封膠體及該金屬導體之未封裝部分，以與該金屬導體共同實現對該晶片進行電磁遮罩。
    公开号:TW201314858A
    申请号:TW100135126
    申请日:2011-09-29
    公开日:2013-04-01
    发明作者:Jun Yang
    申请人:Hon Hai Prec Ind Co Ltd；
    IPC主号:H01L24-00
    专利说明:
    半導體封裝結構及其製造方法
    本發明涉及一種半導體封裝結構，尤其是一種具有電磁干擾遮罩功能的半導體封裝結構及其製造方法。
    由於射頻封裝結構容易受到外界的電磁干擾，當其被安裝在電路板上時，應特別注意相互間的干擾，以免運作發生異常。
    常見的半導體封裝結構包括間隔墊層、設於間隔墊層上的晶片以及一組圍繞在間隔墊層周圍的引腳，透過焊線電性連接晶片與引腳。為了達到遮罩的效果，在晶片上方罩設遮罩元件，並使遮罩元件的周緣與引腳電性連接，同時加以接地，如此，與外界接地線路連接的遮罩元件能夠遮罩晶片以免受到外界的電磁干擾。為了保護晶片以及其他元件，藉由封膠體包覆晶片及遮罩元件。上述封裝結構雖然具有遮罩電磁干擾的效果，但仍需一個額外的電磁遮罩元件，因此，增加了生產成本以及製程上的複雜度。
    有鑑於此，需提供一種具有電磁干擾遮罩功能的半導體封裝結構。
    本發明一種實施方式中的半導體封裝結構包括基板單元、晶片、金屬導體、封膠體及遮罩層。該基板單元包括複數接地連接部並設有連接該等接地連接部的通孔，該通孔內塗布導電膜以使該等接地連接部接地。該晶片固定並電性連接於該基板，該等接地連接部位於該晶片的周圍。該金屬導體固定於該等接地連接部並包圍該晶片，以實現接地。該封膠體封裝該晶片並部分封裝該金屬導體。該遮罩層覆蓋於該封膠體及該金屬導體之未封裝部分，以與該金屬導體共同實現對該晶片進行電磁遮罩。
    優選地，該基板設有間隔墊層及複數焊墊，該等焊墊位於該間隔墊層與該等接地連接部之間，該晶片固定安裝於該間隔墊層上，並藉由連接線將該晶片電性連接於該等焊墊以使該晶片電性連接於該基板。
    優選地，該晶片透過粘合劑固定安裝於該間隔墊層上。
    優選地，該導電膜為鋁、銅、鉻、錫、金、銀、鎳或者含有上述元素所組成的合金。
    優選地，該遮罩層表面還設置有保護層，以保護該遮罩層。
    本發明一種實施方式中的半導體封裝結構的製造方法，包括下列步驟：提供基板，該基板包括複數基板單元，每個基板單元設置複數接地連接部。設置金屬導體於該等接地連接部以接地。設置晶片於該基板單元並使該金屬導體包圍該晶片。形成封膠體於該基板上，以包覆該晶片並部分包覆該金屬導體，該封膠體與該金屬導體之間形成高度差，從而使得相鄰基板單元之間形成凹槽。形成遮罩層於該封膠體的表面及該金屬導體之未封裝部分，以使該遮罩層覆蓋整個基板，並透過該裸露的電極電性連接於該金屬導體。於該凹槽所在的位置切割，以使該基板單元分離。
    優選地，藉由粘合劑將該晶片固定安裝於該基板，藉由連接線將該晶片電性連接於該基板單元。
    優選地，每個基板單元設置有複數通孔，該等通孔內壁塗布導電膜並連接該等接地連接部以使該等接地連接部接地。
    優選地，該凹槽的截面呈U型。
    優選地，形成保護層於該遮罩層表面以保護該遮罩層，該保護層由非導電材料製成。
    相較於現有技術，本發明之封膠體覆蓋晶片並部分包覆該金屬導體，以使設置於封膠體表面的遮罩層覆蓋並電性連接至金屬導體之未封裝部分，從而實現遮罩層能遮罩晶片以防止其遭受電磁干擾。而且，金屬導體設置於晶片周圍並於基板上形成一定高度，從而遮罩周圍電子元件的電磁干擾。另外，在遮罩層上設置由非導電材料製成的保護層進而保護遮罩層。
    本發明之封膠體覆蓋整個基板並使封膠體與金屬導體之間形成高度差而於相鄰基板單元之間形成凹槽，在形成遮罩層和保護層的過程中，無需預先將基板分割為複數基板單元，只需整體設置，從而使製造工序簡單化並降低生產成本。
    請參照圖1，該封裝半導體結構100包括基板單元10、金屬導體40、晶片50、封膠體60、遮罩層70以及保護層80。
    基板單元10包括第一表面12及與第一表面12相對的第二表面14，第一表面12和第二表面14分別設有相互對應的間隔墊層20、複數焊墊21以及複數接地連接部22。該等焊墊21位於間隔墊層20的周圍，等該接地連接部22位於該等焊墊21之遠離間隔墊層20的側邊。在本實施方式中，間隔墊層20、焊墊21及接地連接部22的材質相同，均為導電材料，且間隔墊層20的製造方法與焊墊21的製造方法一樣，均透過電鍍方式生成。在其他實施方式中，間隔墊層20的材質也可為其它熱膨脹係數與晶片50接近的導電材料。
    基板單元10設有複數穿過第一表面12和第二表面14的通孔16，並於該等通孔16內壁塗布導電膜30。在本實施方式中，導電膜30可以為鋁、銅、鉻、錫、金、銀、鎳或者含有上述元素所組成的合金。其中，一部分通孔16連接第一表面12和第二表面14的接地連接部22，以實現接地連接部22的接地連接。另一部分通孔16連接第一表面12和第二表面14的間隔墊層20，以使間隔墊層20接地。
    該金屬導體40固定並電性連接於接地連接部22，並包圍該晶片50，透過該等通孔16內的導電膜30實現接地。在本實施方式中，該金屬導體40為首尾相連的金屬塊。在其他實施方式中，該金屬導體40為間隔設置的金屬塊或者接地電阻，相鄰兩金屬導體40之間的間隙小於5mm。
    晶片50固定安裝於基板單元10並與金屬導體40設於基板單元10的同一表面。在本實施方式中，晶片50為具有射頻功能的晶片或微機電系統晶片。具體而言，藉由粘合劑52將晶片50的表面固定安裝於間隔墊層20上，並藉由連接線54將晶片50電性連接於焊墊21以使晶片50電性連接於基板單元10。在本實施方式中，粘合劑52為銀膠，連接線54的材質為金、銅、鋁或者其他導電材料。
    封膠體60設置於基板單元10的第一表面12，以覆蓋焊墊21、晶片50、連接線54以及部分包覆金屬導體40。此外，封膠體60部分包覆金屬導體40以使金屬導體40之裸露部42暴露於封膠體60外部。在本實施方式中，封膠體60為黑膠。
    為了遮罩晶片50以防止其遭受電磁干擾，遮罩層70設置於封膠體60的外表面並覆蓋金屬導體40之裸露部，以使遮罩層70電性連接至金屬導體40，從而，與該金屬導體40共同實現對該晶片50進行電磁遮罩。在本實施方式中，遮罩層70可以為鋁、銅、鉻、錫、金、銀、鎳或者含有上述元素所組成的合金。由於遮罩層70覆蓋住封膠體60，並透過金屬導體40與基板單元10的導電膜30電性連接，因此，遮罩層70能夠遮罩晶片50以防止其遭受電磁干擾。此外，由於金屬導體40固定於接地連接部22上以使金屬導體40在基板單元10上形成一定高度，因此，金屬導體40能夠遮罩周圍的電子元件免受電磁干擾。
    保護層80噴塗於遮罩層70之背離封膠體60的表面，以保護遮罩層70。在本實施方式中，保護層80由非導電材料製成。
    圖2a至圖2e顯示為本發明之具有電磁干擾遮罩功能的半導體封裝結構100的製作方法。
    請參照圖2a，首先提供基板90，該基板90包括複數基板單元92（僅顯示兩個以做說明），各基板單元92均設有間隔墊層20、複數焊墊21以及複數接地連接部22，並設有複數貫通基板單元92的通孔16。該等焊墊21為位於間隔墊層20的周圍，該等接地連接部22位於該等焊墊21之遠離間隔墊層20的側邊，該等通孔16內壁塗布導電膜30。其中，該等通孔16連接該等接地連接部22以使該等接地連接部22接地，該等通孔16連接間隔墊層20以使間隔墊層20接地。
    請參照圖2b，設置金屬導體40於各基板單元92上，透過該等接地連接部22將金屬導體40接地。
    請參照圖2c，設置晶片50於各基板單元92上以使該金屬導體40包圍該晶片50，藉由粘合劑52將晶片50的表面固定安裝於間隔墊層20上，以及藉由連接線54將晶片50電性連接於該等焊墊21以使晶片50電性連接於基板單元92。
    請參照圖2d，在基板90上形成一個封膠體60，以將晶片50、連接線54及焊墊21包覆，以及將金屬導體40部分包覆以使金屬導體40之裸露部42暴露於封膠體60外部。由於金屬導體40之裸露部42與封膠體60的之間形成高度差，從而使每相鄰兩個基板單元92之間因高度差而形成凹槽82，在本實施方式中，該凹槽82呈U型。
    請參照圖2e，設置遮罩層70於封膠體60的外表面及金屬導體40之裸露部42，使遮罩層70覆蓋整個基板90，並透過裸露部42使遮罩層70電性連接至金屬導體40，從而，遮罩層70遮罩晶片50以防止其遭受電磁干擾。在本實施方式中，遮罩層70由化學氣相沉積、化學電鍍、電解電鍍、噴塗、印刷或者濺渡的方式而形成。
    噴塗保護層80於遮罩層70的外表面，以保護遮罩層70。
    將切割刀200沿凹槽82處進行切割，以使整個半導體封裝結構切割成複數相互分離且具電磁干擾遮罩功能的半導體封裝結構100。
    本發明之封膠體60覆蓋於整個基板90並使金屬導體40之裸露部42暴露於封膠體60，從而使封膠體60與裸露部42之間形成高度差而在相鄰半導體封裝結構之間形成凹槽82，因此，無需預先將基板90分割為複數基板單元92。由於凹槽82的存在，所有的金屬導體40之裸露部42裸露在外，將遮罩層70設置在整個基板90上的封膠體60與裸露部42的表面，以包覆整個基板90，而且遮罩層70與所有金屬導體40電性連接，然後將整個基板90切割形成複數基板單元92，遮罩層70與金屬導體40共同形成遮罩結構，以遮罩每個基板單元92上的晶片50之電磁干擾。因此，本發明之半導體封裝結構的製造方法不需要對各基板單元92單個進行遮罩層70和保護層80的設置。這樣，可使製造工序簡單化並降低生產成本。
    綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本案發明精神所作之等效修飾或變化，皆應包含於以下之申請專利範圍內。
    100．．．半導體封裝結構
    10．．．基板單元
    12．．．第一表面
    14．．．第二表面
    16．．．通孔
    20．．．間隔墊層
    21．．．焊墊
    22．．．接地連接部
    30．．．導電膜
    40．．．金屬導體
    42．．．裸露部
    50．．．晶片
    52．．．粘合劑
    54．．．連接線
    60．．．封膠體
    70．．．遮罩層
    80．．．保護層
    82．．．凹槽
    90．．．基板
    92．．．基板單元
    200．．．切割刀
    圖1為本發明之具有電磁干擾遮罩功能的半導體封裝結構的剖面圖。
    圖2a至圖2e顯示為本發明之具有電磁干擾遮罩功能的半導體封裝結構的製作方法。
    100．．．半導體封裝結構
    10．．．基板單元
    12．．．第一表面
    14．．．第二表面
    16．．．通孔
    20．．．間隔墊層
    21．．．焊墊
    22．．．接地連接部
    30．．．導電膜
    40．．．金屬導體
    42．．．裸露部
    50．．．晶片
    52．．．粘合劑
    54．．．連接線
    60．．．封膠體
    70．．．遮罩層
    80．．．保護層
    权利要求:
    Claims (10)
    [1] 　一種半導體封裝結構，其改良在於，包括：基板單元，包括複數接地連接部並設有連接該接地連接部的通孔，該通孔內塗布導電膜以使該接地連接部接地；晶片，固定並電性連接於該基板單元，該接地連接部位於該晶片的周圍；金屬導體，固定於該接地連接部並包圍該晶片，以實現接地；封膠體，封裝該晶片並部分封裝該金屬導體；以及遮罩層，覆蓋於該封膠體及該金屬導體之未封裝部分，以與該金屬導體共同實現對該晶片進行電磁遮罩。
    [2] 　如申請專利範圍第1項所述的半導體封裝結構，其改良在於，該基板設有間隔墊層及複數焊墊，該焊墊位於該間隔墊層與該接地連接部之間，該晶片固定安裝於該間隔墊層上，並藉由連接線將該晶片電性連接於該焊墊以使該晶片電性連接於該基板。
    [3] 　如申請專利範圍第2項所述的半導體封裝結構，其改良在於，該晶片透過粘合劑固定安裝於該間隔墊層上。
    [4] 　如申請專利範圍第1項所述的半導體封裝結構，其改良在於，該導電膜為鋁、銅、鉻、錫、金、銀、鎳或者含有上述元素所組成的合金。
    [5] 　如申請專利範圍第1項所述的半導體封裝結構，其改良在於，該遮罩層表面還設置有保護層，以保護該遮罩層。
    [6] 　一種半導體封裝結構的製造方法，其改良在於，該製造方法包括下列步驟：提供基板，該基板包括複數基板單元，每個基板單元設置複數接地連接部；設置金屬導體於該接地連接部以接地；設置晶片於該基板單元並使該金屬導體包圍該晶片；形成封膠體於該基板上，以包覆該晶片及並部分包覆該金屬導體，該封膠體與該金屬導體之間形成高度差，從而使得相鄰基板單元之間形成凹槽；以及形成遮罩層於該封膠體的表面及該金屬導體之未封裝部分，以使該遮罩層覆蓋整個基板並電性連接於該金屬導體，於該凹槽所在的位置切割，以使該複數基板單元分離。
    [7] 　如申請專利範圍第6項所述的半導體封裝結構的製造方法，其改良在於，藉由粘合劑將該晶片固定安裝於該基板，藉由連接線將該晶片電性連接於該基板單元。
    [8] 　如申請專利範圍第6項所述的半導體封裝結構的製造方法，其改良在於，每個基板單元設置有複數通孔，該通孔內壁塗布導電膜並連接該接地連接部以使該接地連接部接地。
    [9] 　如申請專利範圍第6項所述的半導體封裝結構的製造方法，其改良在於，該凹槽的截面呈U型。
    [10] 　如申請專利範圍第6項所述的半導體封裝結構的製造方法，其改良在於，形成保護層於該遮罩層表面以保護該遮罩層，該保護層由非導電材料製成。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI505434B|2015-10-21|半導體封裝結構及其製造方法
    US8772088B2|2014-07-08|Method of manufacturing high frequency module and high frequency module
    US10863656B2|2020-12-08|Radio-frequency module
    CN106449556B|2021-04-16|具有散热结构及电磁干扰屏蔽的半导体封装件
    TWI387070B|2013-02-21|晶片封裝體及其製作方法
    US8368185B2|2013-02-05|Semiconductor device packages with electromagnetic interference shielding
    TWI393239B|2013-04-11|具有內屏蔽體之封裝結構及其製造方法
    TWI358117B|2012-02-11|Packaging structure and packaging method thereof
    US20180197824A1|2018-07-12|Anti-emi shielding package and method of making same
    US20150235966A1|2015-08-20|Wiring board and semiconductor device using the same
    TWI528625B|2016-04-01|具有波導管天線之半導體封裝件及其製造方法
    TW201507089A|2015-02-16|半導體裝置
    TW201603236A|2016-01-16|電子元件之製造方法
    US8508023B1|2013-08-13|System and method for lowering contact resistance of the radio frequency | shield to ground
    JP6239147B2|2017-11-29|半導体パッケージ
    JP2012253190A|2012-12-20|半導体パッケージ及びその実装方法
    US10667381B2|2020-05-26|High frequency module
    TW201340261A|2013-10-01|半導體裝置及其製造方法
    TW201731063A|2017-09-01|封裝結構及其製法
    TW201523829A|2015-06-16|半導體裝置及半導體裝置之製造方法
    CN106711123A|2017-05-24|半导体封装件及其制造方法
    US20120248585A1|2012-10-04|Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
    TW200847383A|2008-12-01|EMI shielded semiconductor package and method for manufacturing the same
    US10674648B2|2020-06-02|High-frequency module
    US20180277457A1|2018-09-27|Shielded module
    同族专利:
    公开号 | 公开日
    CN103022011A|2013-04-03|
    TWI505434B|2015-10-21|
    US20130075879A1|2013-03-28|
    US8614120B2|2013-12-24|
    CN103022011B|2015-10-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH10261741A|1997-03-19|1998-09-29|Oki Electric Ind Co Ltd|半導体装置及び半導体装置の製造方法|
    TWI249262B|2004-06-23|2006-02-11|Ind Tech Res Inst|Apparatus of antenna with heat slug and its fabrication process|
    CN1755929B|2004-09-28|2010-08-18|飞思卡尔半导体（中国）有限公司|形成半导体封装及其结构的方法|
    TW200937667A|2008-02-20|2009-09-01|Advanced Optoelectronic Tech|Package structure of chemical compound semiconductor device and fabricating method thereof|
    JP4730426B2|2008-11-19|2011-07-20|ソニー株式会社|実装基板及び半導体モジュール|US9711462B2|2013-05-08|2017-07-18|Infineon Technologies Ag|Package arrangement including external block comprising semiconductor material and electrically conductive plastic material|
    GB201311834D0|2013-07-02|2013-08-14|Qinetiq Ltd|Electronic hardware assembly|
    CN105097748B|2014-04-23|2018-07-13|北京富纳特创新科技有限公司|键合线以及半导体封装件|
    TWI614870B|2014-07-25|2018-02-11|矽品精密工業股份有限公司|封裝結構及其製法|
    KR102210332B1|2014-09-05|2021-02-01|삼성전자주식회사|반도체 패키지|
    KR101501735B1|2014-09-23|2015-03-12|제너셈|반도체패키지의 ｅｍｉ 쉴드 처리공법|
    KR20160036945A|2014-09-26|2016-04-05|삼성전기주식회사|인쇄회로기판 및 이를 포함하는 전자부품 패키지|
    US9269673B1|2014-10-22|2016-02-23|Advanced Semiconductor Engineering, Inc.|Semiconductor device packages|
    US9595455B1|2016-06-09|2017-03-14|Nxp B.V.|Integrated circuit module with filled contact gaps|
    US20180331049A1|2017-05-15|2018-11-15|Novatek Microelectronics Corp.|Chip on film package|
    US10978406B2|2017-07-13|2021-04-13|Mediatek Inc.|Semiconductor package including EMI shielding structure and method for forming the same|
    US10580710B2|2017-08-31|2020-03-03|Micron Technology, Inc.|Semiconductor device with a protection mechanism and associated systems, devices, and methods|
    CN109841597A|2017-11-24|2019-06-04|讯芯电子科技（中山）有限公司|分区电磁屏蔽封装结构及制造方法|
    US10475771B2|2018-01-24|2019-11-12|Micron Technology, Inc.|Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods|
    US10381329B1|2018-01-24|2019-08-13|Micron Technology, Inc.|Semiconductor device with a layered protection mechanism and associated systems, devices, and methods|
    US10804217B2|2018-08-10|2020-10-13|STATS ChipPAC Pte. Ltd.|EMI shielding for flip chip package with exposed die backside|
    CN109368588A|2018-12-07|2019-02-22|歌尔股份有限公司|芯片内置电路板、组合传感器及电子设备|
    CN112466849A|2020-11-25|2021-03-09|杭州星阖科技有限公司|晶圆级自屏蔽封装结构及其制作方法|
    CN112466850A|2020-11-25|2021-03-09|杭州星阖科技有限公司|晶圆级自屏蔽封装结构及其制作方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    CN201110288553.8A|CN103022011B|2011-09-23|2011-09-23|半导体封装结构及其制造方法|
    [返回顶部]